作者搜索 |
![]() |
新闻 |
10.5.5C-DBLP系统正式发布作者研究兴趣及学术活动展示功能,请访问作者页面试用。
|
09.7.6C-DBLP的文献BibTex信息展示功能正式上线,请访问文章详细页面使用。
|
09.7.29C-DBLP系统新增同名区分功能,欢迎大家在作者页面试用。该功能部分使用了清华大学王建勇老师课题组提出的GHOST(GrapH-based framewOrk for name diStincTion)算法,在此表示感谢。
|
09.6.2C-DBLP系统集成了作者的相关图片并在搜索结果页面展示,敬请试用。
|
| IA-64中软件流水的寄存器需求研究 BibTex | |
| 作者: | 林海波 李文龙 汤志忠 |
| 单位: | 清华大学计算机科学与技术系 北京100084 (林海波;李文龙);清华大学计算机科学与技术系 北京100084(汤志忠) |
| 关键词: | 软件流水;IA-64;寄存器需求 |
| 出处: | 计算机研究与发展 2004 年 01期 |
| 基金: | 国家自然科学基金项目 ( 60 173 0 10 );国家“八六三”高技术研究发展计划基金项目 ( 2 0 0 1AA1110 60) |
| 全文链接: | 查看全文>> |
| 摘要: | |
| 软件流水是开发循环程序指令级并行性的重要方法之一 IA 6 4是支持软件流水的EPIC体系结构 通过对NASBenchmarks中可软件流水循环所需的寄存器进行量化分析 ,提出了一种限制循环展开因子的启发式算法 ,有效地解决了因可用寄存器不足而导致软件流水失败的问题 ,并提高了应用程序的执行速度 | |
| 正文快照: | |
| 1 引 言处理器通常通过以下几种方式来提高性能 :增加功能部件的流水线深度、开发应用程序的并行性 ,或以上两者的结合 后者已成为当今乃至将来高性能处理器的发展趋势 ,如以IA 6 4为代表的EPIC(explicitlyparallelinstructioncomputing)体系结构 为开发更大的并行性 ,通 | |
| Research on Register Requirements of Software Pipelined Loops in the IA-64 Architecture | |
| Author: | LIN Hai-Bo;LI Wen-Long;and TANG Zhi-Zhong (Department of Computer Science and Technology;Tsinghua University;Beijing 100084) |
| Keywords: | software pipelining;IA-64;register requirements |
| Abstract: | |
| Software pipelining is a loop scheduling technique that extracts instruction level parallelism by overlapping the execution of several consecutive iterations. IA-64 is a new EPIC architecture that provides hardware support on software pipelining. The register requirements of software pipelined loops are evaluated, and a new heuristic algorithm is proposed to restrict unrolling factor. Experimental results show that the new algorithm increases the number of software pipelined loops and improves the performance of compiler. | |

10.5.5